HBM2/2E IP Subsystem

HBM2/2E IPは、グラフィックス、ハイ・パフォーマンス・コンピューティング(HPC)、ハイエンドネットワーク、通信など、非常に高い帯域幅、低レイテンシー、高密度を必要とするアプリケーションに適しています。

HBM2/2E IP仕様

主な特徴

OpenFiveは、2.5次元および3次元 ASIC設計技術をいち早く導入し、業界初の2.5次元 SoC SiPを具現化した経験を活かして、HBMの3次元積層型DRAM技術を活用した産業用アプリケーションを実現する上で重要な役割を果たしています。

ダウンロード

高帯域幅メモリ(HBM2/2E) – 製品概要

HBM2/2E IP Subsystem

HBM2/2E ASIC SiP(System in Package)

HBM2/2E ASIC SiP (System in Package)

プロトコルコントローラ

  • JEDEC(JESD235B) HBM2/2E DRAM仕様に準拠
  • 疑似チャンネルモードのサポート
  • マルチスタックHBM2/2Eメモリサポート
  • セルフリフレッシュモードパワーダウン
  • 低レイテンシーコントローラ
  • チャネルあたりのデータレート - 最大3.2Gbps/pin
  • 独立チャンネルが構成可能
  • 帯域幅効率のためのメモリアクセスを最適化
  • DFIライクなコントローラ/PHYインターフェース
  • 1:1 & 2:1 PHY/コントローラ周波数比をサポート
  • Memory dieの診断機能
  • IEEE-1500アクセス、レーンリペア、トレーニング、ループバックテストモード用のJTAG接続が可能
  • 複数のin-built test&診断機能が利用可能

Die_to_Die インターポーザ I/O

  • プログラマブルな駆動力を持つCMOS I/O
  • 3.2 Gbps / 1.6 GHz DDR(軽負荷出力時)
  • 最大5mmまでのインターポーザトレース長サポートに適合 > 3.2 Gbps/per pin date rate
  • JEDEC HBM2/2E仕様と電気的な互換性
  • オプションの差動レシーバ

PHYレイヤー

  • 超低レイテンシー
  • 容易に複数のプロセスノードに移植可能
  • I/O、PLL、DLLを含む
  • 粗粒度と細粒度のI/Oトレーニングが利用可能
  • 低消費電力のHBMメモリとPHYモードで動作
  • ESD要求事項に準拠
  • テスタビリティのループバックをサポート
  • JEDEC (JESD235B) HBM2/2E DRAM仕様に準拠
  • LLHBMにオプションで対応
  • プロセスノード - TSMC 16/12nm、TSMC 7nm、GF 14/12nm、GF 22FDxをサポート

ダウンロード

2.5次元 HBM ASIC SiP – 製品概要

ご連絡ください!

御社のビジョンを、OpenFive Sales チームがニーズに合ったカスタムシリコン ソリューションとして具現化します。

カスタムSoC設計仕様

お客様の設計仕様がご準備でき次第、OpenFive チームはプロジェクトのスケジュールと予算策定をお手伝いいたします。

関連製品を探す

IoTデバイスからネットワーク、AI/ハイ・パフォーマンス・コンピューティング(HPC)まで幅広いアプリケーションをカバーするベストインクラスのSoC IP

Interlaken IP Subsystem

Interlaken IP Subsystemは、NPU、トラフィック管理、スイッチ・ファブリックなどのアプリケーションで使用されています。OpenFiveは、シリコン実証済みのInterlaken IP Subsystemをサポートしており、さまざまなテクノロジーやプロセス・ノードで75社以上のtier 1のお客様にご利用いただいています。

Ethernet IP Subsystem

フルコンフィギュラブルなマルチチャネル、マルチレートイーサネットMAC、PCS、およびFEC IPの包括的なポートフォリオです。データセンターアプリケーションのIEEE 802.3標準のサポートに加えて、OIFFlexEもサポートしています。

USB IP Subsystem

USB 2.0/USB 3.0/USB 3.1 gen1およびgen2をデバイスモードでサポートするフルレンジのUSBコントローラです。AXIインターフェースと内蔵DMA機能をサポートしています。

Die-to-Die IP Subsystem

Die-to-Die コントローラ IP は、独自のバリュープロポジションを提供します。 低消費電力、高スループット、低レイテンシーリンクスの観点から、有線通信、AI、ハイ・パフォーマンス・コンピューティング(HPC)のアプリケーションにおけるヘテロジーニアスなチップレット接続のインテグレーションまでの時間短縮を可能にします。