OpenFive
Idea-to-Siliconメソドロジー
OpenFiveのIdea-to-Siliconメソドロジーと、最先端の5nm、7nm、12nmのファウンドリプロセスにおける当社の高度な設計手法、および2.5次元パッケージング技術を組み合わせることで、人工知能(AI)、エッジコンピューティング、ネットワーキング、ハイ・パフォーマンス・コンピューティング(HPC)などの新しいアプリケーションの設計が可能になります。
ステップ01
フロントエンドの設計、インテグレーション、検証
社内で有する専門知識を駆使した自動化ツールと内製メソドロジーを使用した自社内設計、インテグレーション、専門的な検証により、スケーラブルでカスタマイズされたSoCをご提供します。
ご提供サービス内容
- SoCマイクロアーキテクチャ
- RTL設計と論理合成
- SoC IPインテグレーション
- 設計検証
- FPGAプロトタイピング

ステップ04
Wafer製造
当社は世界トップクラスのファウンドリと提携し、高性能ロジック向けの最先端の5nm、7nm、12nm、16nmを含む幅広いプロセスでの製造を提供しており、アナログまたはミックスドシグナルアプリケーション向けのより成熟したプロセスノードのアプリケーションのご提供も可能です。
OpenFiveは、TSMCのValue Chain Aggregator(VCA)プログラムのメンバーです。
ステップ05
パッケージと組立て
OpenFiveは、パッケージの選択から設計・開発、量産に至るまでのトータルソリューションを提供します。 当社は、各設計段階の技術的およびコスト的制約を満たすために適切なパッケージソリューションをご提案いたします。当社は2.5次元を含む豊富なパッケージング技術を保有しており、お客様のニーズに合わせた製品を開発いたします。
2.5次元テクノロジーは、シリコンや有機インターポーザ上に複数のDieを下向きに並べて配置するパッケージング技術です。Dieのシリコン実装面には、シリコンインターポーザの表面にあるパッドに接続するマイクロバンプがあります。パッドからの接続は、インターポーザの配線を介して他のTSV(through-silicon via)に接続することもできます。他のTSVは、インターポーザ上のパッドおよび他のDieのマイクロバンプに接続されます。2.5次元テクノロジー技術は、インターポーザ上に組み立てられた複数のDie間の配線長を短縮するのに役立ち、インターポーザ上の配線経路の数を増やすことで、従来の2次元オフチップ配線に比べて帯域幅を拡大するとともに、低消費電力化と低レイテンシー化にもつながります。
2.5次元ダイアグラム
上のダイアグラムは、2つのシリコンdieをインターポーザDieにマウントし、システム全体を1つのパッケージに組み立てる様子を示しています。
2.5次元 技術をベースにしたシリコンは、高帯域幅メモリ(HBM)を利用したハイ・パフォーマンス・コンピューティング(HPC)、グラフィックプロセッサ、AI(人工知能)プロセッサの分野へ浸透しています。これらのHBMは、テスト済みのKGD(Known Good Die)として利用可能であり、メインプロセッサおよびHBMコントローラを一緒に搭載したdieとともにインターポータに搭載されています。インターポーザを通る高密度配線により、Die #1とDie #2を相互接続しています。
メリット
2.5次元テクノロジーの主な利点は、小型化、性能向上、低レイテンシー、帯域幅の拡大、電力効率の向上です。さらには、インターポーザに搭載されるdieが同じプロセスノードやテクノロジーを利用する必要がありません。これにより、様々なテクノロジーノードで製造されたdieの使用が可能になります。例えば、HBMの3次元スタックMemory dieを、7nmプロセス技術で製造されたプロセッサDieを使用して、インターポーザ上に実装することができます。
ISO9001:2015認証取得

OpenFiveは、顧客や国際規格等を満たす製品やサービスを一貫して提供するためにISO 9001:2015認証を取得しています。
ご連絡ください!
御社のビジョンを、OpenFive Sales チームがニーズに合ったカスタムシリコン ソリューションとして具現化します。
カスタムSoC設計仕様
お客様の設計仕様がご準備でき次第、OpenFive チームはプロジェクトのスケジュールと予算策定をお手伝いいたします。